На главную

Meta и Panmnesia предлагают CXL-архитектуру, которая может поддерживать до 960 ИИ-ускорителей

1 мин
Meta и Panmnesia предлагают CXL-архитектуру, которая может поддерживать до 960 ИИ-ускорителей

Материал подготовлен искусственным интеллектом на основе нескольких источников — ссылки на оригиналы приведены ниже.

Meta и Panmnesia предложили архитектуру Compute Express Link (CXL) для объединения до 960 ИИ-ускорителей в единый когерентный домен дата-центра. Разработка призвана снизить задержки связи между стойками, заменив традиционные сети Ethernet или InfiniBand. Архитектура увеличивает число ускорителей, координируемых одним CPU, с двух до шестнадцати.

Ключевые факты

  • Предложенная архитектура CXL может объединить до 960 ИИ-ускорителей в один когерентный домен.
  • Один CPU сможет координировать 16 ускорителей по дизайну Panmnesia, что в восемь раз больше, чем в эталонной конфигурации NVIDIA GB200 NVL72.
  • Контроллер фабрики и блок ускорения каналов Panmnesia прошли кремниевую валидацию, а коммутатор уже изготовлен.
  • Архитектура использует коммутатор с высоким коэффициентом разветвления, блок ускорения каналов и контроллер фабрики, организованные в лотки, поды и фабрику.

Архитектура CXL

Дизайн использует Compute Express Link (CXL) для соединения CPU, ускорителей и памяти между несколькими стойками без традиционных сетевых каналов. CXL обеспечивает общий механизм когерентности, позволяя процессорам, ускорителям и памяти участвовать в единой связанной ресурсной среде. Предложенная архитектура добавляет специализированное оборудование для поддержания более согласованных путей связи и поведения обработки в масштабе всей фабрики. Дизайн Panmnesia использует коммутатор с высоким коэффициентом разветвления, блок ускорения каналов и контроллер фабрики для управления трафиком в системе. Эти компоненты организованы в лотки, поды и фабрику, заимствуя организационные принципы, обычно применяемые при компоновке функциональных блоков внутри полупроводниковых чипов.

Координация ускорителей

Обзор сравнивает предложенную схему с NVIDIA GB200 NVL72, где один CPU напрямую координирует два ускорителя через NVLink-C2C. По архитектуре Panmnesia один CPU сможет координировать 16 ускорителей, что представляет собой восьмикратное увеличение по сравнению с эталонной конфигурацией. Согласно опубликованному дизайну, около 60 таких групп смогут образовать когерентный домен, содержащий примерно 960 ускорителей.

Кремниевая валидация

Компания сообщает, что её контроллер фабрики и блок ускорения каналов прошли кремниевую валидацию. Коммутатор также изготовлен, а предсерийные образцы кремния, как сообщается, поставляются по мере продолжения разработки в направлении коммерческих продуктов.

1 источник

Время · отставание